请教转cdl问题

好像把 resistor threshold value 设成0.001还是会转出那个电阻。难道要改lvs文件吗?先谢谢了，进来了就留几句话呗

还想再请教下，线路上保留了仿真用的器件。lvs能做通吗，听现在的desiger说他们以前都这样的，我晕了。我以前的公司都是去掉的

个人建议一定去掉，仿真和release给版图不能混淆。如果你保留了仿真器件，lvs做通了你的设计就错了。

把留有仿真器件的电路自己存一份，把仿真器件去掉导网表。

电路工程师做的图，没有权限修改 那就自己copy一个完整的电路，然后去掉仿真器件，还可以改掉电容电阻的个数和尺寸，方便跑LVS啊。如果有仿真器件 是跑不过lvs的

一种是去掉仿真器件，一种是在commandfile里可以添加过滤小于一定值的器件

仿真器件一定要去掉要不然接仿真器件的两根线在source中是断路的LVS是通不过的

设定 resistor threshold value 小于该值得就会认为连线

方法不做，学习一下

lvs filter命令可以过滤掉小电阻

正解是在schematic上的电阻加一个lvsIgnore 的属性，然后设置成 t。

如果是用的calibre，在option中加一句LVS FILTER R(XX) SHORT SOURCE
XX代表网表里电阻导出来的名字

cdl out有最小电阻值的设定

学习下！

又学习了好多

怎样在电阻上加lvsIgnore 的属性，高人能说详细一点吗?

学习了

学习下

学习啦

貌似在导cdl出来的时候可以设置小于多少的电阻不被提取

resistor threshold value 里面可以设置过滤值

cdl导出时的设置没有用，最后还是修改command file解决。好奇地问一下，这样的话，那个cdl out时的resistor threshold value设了有什么用呢?