powermos电流分布问题
2.对于powermos的电流分布要求该怎么计算?怎样分布?
3.对于powermos的latch up该怎样预防?
4.以什么样的方法才能达到powermos的rdson?
.......
瞬态电流主要是考虑不要让电流超过它的热击穿电流而发生永久性的烧毁，平均电流主要在功耗方面考虑，你的芯片能接受多大的功耗。
电流均匀分布是power mos最难搞的地方，这个和器件的结构、布局以及金属线的分布，PAD的位置等有很大关系，没有办法计算，除非有专业的模拟软件。
power mos的Rdson是个难题，也主要是和上面说的几个方面有关系，另外contact、via的数量，bonding线的长短粗细也有影响。
十万个为什么
那么我们在版图方面考虑的电流一般为平均电流还是瞬态电流?
画版图一般考虑平均电流就可以了，瞬态一般情况下不会达到金属或器件的热极限电流。
回覆 1# qianjun526
學習了,謝謝.
顶你，讲的有道理！
如图所示
怎么上传不了图片
我最近画了个powrmos,要求是平均电流1.6A, PMOS/NMOS结构，我采用的是叉指结构，top metal 30KA, 5ma/um
类似如下结构：
VSS VSS VSS.....VSS
HVNMOS
OUT OUT OUT OUT
HVPMOS
VCC VCC VCC ....VCC
VCC端和VSS端我都各盖了一半top metal,OUT 这端也铺了TOP METAL,这端不用担心，但VCC--OUT和OUT---VSS有一半是没有
top metal的，我就比较担心这一半和
平均电流1.6A的话，那我就需要1600um的布线宽度，是吗?
但其实我的chip面积限制我是达不到这个要求的
我总的metal宽度才920um(不算 top metal)
郁闷困惑 ，跪求解答！
用的工艺?PMOS和NMOS面积分别多大（不计PAD面积）?几层金属?
charted工艺，4层，PAD放在器件上 NMOS AREA=573*1189 PMOS=650*1179 4层
不是问你是哪个公司的工艺，L最小尺寸?普通CMOS工艺?BCD工艺?有没有外延?
还有封装形式是什么?wire bonding吗?wire是铜还是金?直径多少?
学习了
LDMOS，L采用最小尺寸，gold bonding
你的线宽应该够了，因为管子并不是一直开的，还有关的时候，相当于金属上面不是持续1.6A电流，而且你的管子一半上面盖了top metal承担1.6A没问题，另一半没有top metal的承担的电流就只有一半了，也就是800mA。但是看不到你的具体布局，这是我的猜测。
另外感觉你的管子面积有点过大了。当然只是感觉，还要看你的封装是什么具体情况。
非常感谢ygyg100
很抱歉我传不上图片，试了几次都不行，其实就是一个叉指结构，整个MOS都放上相关PAD
我想问的是封装和计算power mos的电流密度有什么联系，因为我都没考虑这些，只考虑金属布线
另外你说没有top metal的那端是一半的平均电流?这样说来这个power mos结构可以承担1.9的平均电流了
因为design开始要求是2A的平均电流，由于封装要求，die的面积受限，才降低要求
你问一下是什么封装，是打线的，还是倒装的，如果是打线的，线的电阻也要考虑。还有封装的热阻，影响散热能力。
2A电流的不好做，很难做到最优性价比。1.6A相对好一些。
关于电流密度，还是得看你的图才能确定，论坛可以上传图片的，估计你没弄对吧，找个人帮你看看。
再次感谢ygyg100
powermos对我来说一直好多东西不清楚
design也只是看rdson就ok
POWMOS要求比较高