既然PLL的输出时钟与参考时钟保持一致，为什么不直接使用参考时钟呢？

本人最近在做PLL的相关项目，尽管结构原理理解的还算可以了。但一个本质的问题仍然没有想明白：既然PLL的输出时钟与参考时钟保持一致，为什么不直接使用参考时钟呢?PLL如果只锁相，那么跟一根导线有何区别呢?找了好多资料，都没有找到满意的解答。求PLL方面的大神能够为我解惑.....

比如倍频，过滤高频抖动，时钟恢复，时钟deskew

参考时钟会有延时什么的，频率综合器可以使需要时钟的地方和输入时钟相同，或者提供更高频率的参考信号