微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > via generation rule file using calibre

via generation rule file using calibre

时间:10-02 整理:3721RD 点击:

想让指定的相邻金属如M1 and M2,overlap的部分,按照Overlap的面积的大小,通过calibre检查计算,然后生成新的gds文件,只包含该部分的via array,也就是v1的array。不知道有没有人用过这种calibre rule文件,请赐教。

会有误判吧?因为并不是所有交叉的地方都是打孔的地方.比如:横有M1a M1b M1c 竖有M2a ,M2a要连接M1a,M1c,如果只是用上面的方法来打孔很明显,只要穿过了M1b就会打个孔,如此不是短路了?要有另外一种标识可以用来识别打孔的地方与不打孔的地方才能避免出现误判错误吧?

我同意楼上的意见

我会把相同信号的连线抽取出来制作一个cell,然后在此基础上专门打相邻层次的via,所以避免误打,也避免因为隔层打孔会short的情况。

学习了.

那应该就比较好办了不是嘛?

是啊,问题相对简单化了呀,你知道怎么写这个rule么?

你用这个rule的目标是什么?

"通过calibre检查计算,然后生成新的gds文件,只包含该部分的via array"

大至思想是这样子:XXX{via1dummy=m1 and m2;via1s=sizevia1dummy by x1;copyvia1s }drc check map XXX GDSII y1 filename.gds其中,XXX是一条rule check name,x1为缩小的倍数,带负号即缩小.y1为输出到GDS里的层号.已测试.



你这个算法里面体现了同一个信号的相邻层才做via吗

孔都没有打,根本就不能区别不同NET,所以体现不了.小编说自己用方法区别,我没考虑这一点.

不明白你这个东西最终目的是干什么用的,我受伤到是有某厂提供的一个相关文件,也不知道有啥用。O(∩_∩)O哈哈~

分享出来帮你看看呗

好东西呀 挣钱中

赚点分不容易啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top