用calibre做LVS时遇到个mismatch的问题
时间：10-02
整理：3721RD
点击：
人眼检查，确保电路的版图和原理图是匹配的。但是采用hierarchy方式进行验证时，会将一些差分的匹配连线认反。而换用flat方式，就会pass。求各位大大给解释下。3q！
用hcells规定下试试
能说说具体步骤不?3q.