标准单元做DRC检查

在用到smic65nm工艺标准单元的时候，比如DELVHS4，对它单独做DRC的时，会报这样的错误：

现在的情况是我在画模拟电路版图的时候需要这个单元，于是调用进来，跑DRC也出现这个错误，请问这个怎么修改?看了design rule 没有找到相关的信息。具体报错到版图上是在此单元的nmos里面的AA边上。如图：各位大神可以帮忙看一下吗?

（NW）

貌似在65nm工艺里，单个的std cell是不带pick up tap的，所以单独run DRC可能有latchup的错。你调用stdcell时就近加一些pick up就不会报错了

同意樓上的說法
在 cell lib 中應該有單純 pick up 的cell
參一些在 cell row 中 應該就可以解決

pick up指的是nw吗?还是其他的东西?对于我这一个标准单元，一半是pmos，另一半是nmos。当时两边都会报错的。后来我把pmos那边的nw延伸到外边的nw。再跑DRC，pmos边的错误就没了的。但是nmos那边的error还在，单独加pw也不行，只能是把整个标准单元都加上pw才能通过。不知可不可以这样?

你指的是nw或者pw吗?

smic65不需要特别加pw的 只要加衬底就不会报错
这个错误是因为单独调了cell 如楼上所说

cell 名稱 每個 lib 不同
cell 上只有 NW 和 PW
NW 有 N_DIFF , PW 有 P_DIFF
當作 BODY , S G D B 中ㄉB
那個CELL 就是 PICK UP ㄉ CELL

谢谢大家。在nmos外围加ptap就可以了，把电位拉低

谢谢大家。nmos边上加ptap就行拉低电位

pick up就是衬底接触，是在NWell加N-tap(NDIFF)，并tie到H (VDD),在PWell里加P-tap(PDIFF)并tie到L (GND)，这样既可反偏P/NMOS的S,D端寄生二极管，又可降低P/N well的body电阻，减少latchup发生。
在数字版图中，如果std cell不包含pick up，做place之前要按照相关的rule先加well tap cell(可能还有别的叫法)，这个well tap cell是一个单独的std cell,一个cell里包含了N型和P型的pick up tap，具体用法可参考相关std lib的document.
如果analog layout里调用std cell,则要手工加pick up,

对， non-tap的std cell 单独跑lvs，drc都没法过的，
只有有tap的时候才能过的，

std cell nmos边上一起加个psub！

我说的是在单元外面一起加

学习了