如何才能实现耐压（非源漏间）700V？

选用什么样的工艺，和用什么样的办法，才能实现耐压700v ?比如Deep Nwell 或者 埋层什么的实现隔离。
这个电压不是加在源漏间的。
比如说：一部分电路工作在0V~25V（该部分的参考地是0V，电源是25V），另部分电路工作在650V~670V（该部分电路的参考地是650V，电源是670V）。
各路高手 新手 路过的 都来围观。

X_FAB1.0的高压DMOS SOI 工艺可以实现

这工艺也太高端了，xfab 还要soi工艺，有没有大众点，便宜点的工艺呢?

天下哪有这种好事，又要耐压高又要便宜
肯定是要高压工艺，你给钱xfab还不一定给做呢
国内的华虹nec去问一下，记得以前说有500V耐压的工艺
标准CMOS工艺几十V就挂了

很好奇这个用在哪儿呀?offline ups?

IGBT驱动

现在好多家fab都可以做的，要说便宜，估计CSMC的可能便宜点。

700V的 没几家吧

没看到小编写的是非源漏耐压，不过不是源漏耐压，那是什么耐压要那么高啊?

"一部分电路工作在0V~25V（该部分的参考地是0V，电源是25V），另部分电路工作在650V~670V（该部分电路的参考地是650V，电源是670V）。"
意思就是两个地之间要有隔离，而这个隔离要耐600V左右

使用终端结构

700v 很多家有類似
TSMCUMC新唐旺宏漢磊Maxchip
MagnaChip to Offer 0.35um Ultra-High Voltage BCD Process Technology for Integrated Smart Energy Applications
=> 都有
要耐高壓MOS 一般 field plate ,reSurfe structure ..
或是把 rule 拉很開SIZE 弄很大方式 ..
但是 DIE 大沒競爭力

"一部分电路工作在0V~25V（该部分的参考地是0V，电源是25V），另部分电路工作在650V~670V（该部分电路的参考地是650V，电源是670V）。"
意思就是两个地之间要有隔离，而这个隔离要耐600V左右

这个电子科大的陈院士是专家啊。