请问在栅上（非两头处）打孔（via1）有什么影响？

图呢?

还是需要了解一些工艺的

先不说你打孔了
首先
你在poly上面走线了就不对

poly上走metal有什么问题?
而且poly上打孔也是很久很久以前t定的rule。之前有人test过，把contact打在thin-oxide的gate上对device也没太大影响，只不过现在foundry都定这么定义rule，违反design rule，出问题算自己的...

打via还好吧，一般不让打contact

打via1可能不是很好吧，via2应该没事，con是不允许打在管子中间的吧，drc会不过的。

两端可以，高速电路布线经常用。打在gate中间(gate oxide)这个问题是个悲剧问题，我曾经问过leader,然后说我不懂工艺，然后我试用期不合格悲剧了。