微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 求教高手解决calibre mos lvs check error

求教高手解决calibre mos lvs check error

时间:10-02 整理:3721RD 点击:
在schematic中有两个mos的连接关系如下描述:
mxp57K6_NET PG18 VPP VPP phv w=0.42u l=0.42u m=1
mxp60K6 PG18 K6_NET VPP phv w=3u l=0.3u
由以上可知,P57和P60的gate接在一起,P57的source和P60的drain串联。
但是,我在layout中不小心将P57和P60搞反了,layout结果以netlist的格式描述如下:
mxp57K6 PG18 K6_NET VPP phv w=0.42u l=0.42u m=1
mxp60K6_NET PG18 VPP VPP phv phv w=3u l=0.3u
显然,P57和P60的width,length没有变化,但是net连线接错了。
然而,run lvs后报告结果没有错误。请问是因为什么原因呢?
我把部分觉得有关系的lvs设置如下:
LVS RECOGNIZE GATESNONE
LVS REDUCE PARALLEL MOSYES
LVS REDUCE SPLIT GATESYES
难道还有别的什么设置选项需要开启吗?求高手赐教。谢谢

是逻辑开关吗?比如nand nor之类的?
看看LVS REDUCE SPLIT GATES

不是逻辑开关,逻辑开关我用下面的命令是可以区分出来的。
LVS REDUCE SPLIT GATESYES
LVS RECOGNIZE GATESNONE

同意樓上的說法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top