微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合出的verilog网表导入cadence不太对

DC综合出的verilog网表导入cadence不太对

时间：10-02 整理：3721RD 点击：

如图，导入cadence时生成了一个basic库里面的cds_trust，这是什么情况?
DC里面也没有出现这个元件。

回复 1# 长河柱天

上一篇：ncverilog设置求助
下一篇：关于Synopsys 的.lib和.db文件的问题

导入不太 DC verilog cadence 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top