微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 延时问题

延时问题

时间：10-02 整理：3721RD 点击：

用ＶＥＲＩＬＯＧ写代码
我的输入时钟周期为3个高电平+2个低电平
我如何将时钟延时半个周期?

不明白你的意思

上一篇：FPGA后缀AD的意思
下一篇：请教一下VESA信号中的hs,vs,den的有效电平是怎么样的？

延时相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top