微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎样用CPLD实现一个可变的很小的延时?

怎样用CPLD实现一个可变的很小的延时?

时间:10-02 整理:3721RD 点击:
这个延时比一个时钟周期还小

例化altera-LPM中的Lcell元件!
相当不推荐这样的设计方法!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top