微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > io 要做哪些约束呢?

io 要做哪些约束呢?

时间:10-02 整理:3721RD 点击:
io 要做哪些约束呢?在综合和时候.

input/output delay

同意楼上

除了input output delay还有很重要的load 。
我建议大家回答问题的时候,尽可能的详细。对自己负责,也对别人负责。2\3楼的回答不够厚道!

补充一下,input重要的设置还有 set_driving_cell & set_max_capacitance等等。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top