数模混合问题,高手帮忙解答下

我现在搞的数模混合芯片,其中的数字部分是用设计模拟电路的方法用管子搭起来的,工作量很大,效率不高.
现在想将数字部分用VERILOG编出来然后和设计的模拟电路整合起来,具体如何实现啊?用什么工具呢?
多谢各位高手了.

具体如何实现啊?用什么工具呢?

选择CPLD或FPGA芯片，光藕隔离。

用一块带有模拟模块的FPGA来做吧

先分别设计好模拟模块和数字模块，再通过接口电路连接起来

三种方法:1.数字用verilog写,模拟写spice网表,两者送到数模混仿的仿真器中,如synopsys的nanosim
2.数字用verilog写,然后生成对应spice网表,然后走模拟仿真的路线.
3.模拟先仿好,然后以对待black box的方案对待模拟部分,然后走数字仿真的路线