请教交一个关于约束的问题？

各位大侠
小弟用的是Xilinx的ISE
我在ISE的
constraint editor
里面的advance选项卡里进行了一些约束
但是我在实现（implement design)的时候
发现warning的提示
好像是 我的约束被 ingored 了
小弟不明白为什么会被忽略呢?
请大侠们指点?

那要看你的约束之间是否有重复的东西，和是否有不符合实际情况的逻辑。

是否有冲突哦。