微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教:我为项目加了一个时间约束,系统运行结果反而变差了。为何?如何解决?

请教:我为项目加了一个时间约束,系统运行结果反而变差了。为何?如何解决?

时间:10-02 整理:3721RD 点击:
请教:我为项目加了一个时间约束,系统运行结果反而变差了。为何?如何解决?那么,时间约束应该如何加呢?谢谢

请教:我为项目加了一个时间约束,系统运行结果反而变差了。为何?如何解决?
小编的问题是不是应该说得清楚一些!
时间约束是根据时序要求加的,怎么会运行结果反而差了呢?

如果时间约束过紧,会使运行结果变差的

如果时间约束过紧,会使运行结果变差的

完全同意楼上的观点,约束不能乱加,得跟实际环境匹配才行啊

if it's a real timing constraint, then it shall be applied - no matterwhether the report becomes better or worse. of course, there is no needto overly over-constrain the design. if it becomes worse, check thetiming path and see
1)whether there aremany false paths or multi-cycle paths
2)whether the design shall be changed - add pipeline, use faster FPGA or process

改变约束,看报告,并得到MET.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top