微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教: FPGA和CPLD哪一个更适合进行20位乘法运算?

请教: FPGA和CPLD哪一个更适合进行20位乘法运算?

时间:10-02 整理:3721RD 点击:
FPGA和CPLD哪一个更适合进行20位乘法运算?

怎么没有人回复我呀?万分着急
怎么没有人回复我呀?万分着急

如果你只是用18×18的乘法器,而不是设计乘法器,可以用fpga里的ip core来实现你想要的功能,因为ip core一般来说比自己设计得好。

如果你是研究和设计乘法器。,建议用cpld,在厂家同时期推出的器件里,cpld一般会比fpga快些。用cpld做你的时序裕量会大些。

谢谢小编
非常感谢小编!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top