关于用CPLD实现延时（续3）

有8套同样的电路。共计24个与门，40个非门，16个RS触发器，其中，8个输入信号需要延迟300us之后再响应，16个信号（内部逻辑产生的信号）只有当它们是高电平时才需要延时4us时之后再响应。
300us精度不要求，只要有个大概的值就可以了。4us精度只要在3.9到4.1之间就可以了，稍微放宽一点也行。
我原先的电路是用RC网络实现延迟的，这样一来，需要用到104个I/O和32个RC网络，光RC网络以及续流二极管就有96个元件，就算用贴片也得一大块。
还有小编所说的RS触发器占的资源很大么，那我要用到16个RS触发器，是不是要选很大的资源了?
谢谢小编们不吝赐教：）

[求助]关于用CPLD实现延时（续3）
我说的不是RS触发器，而是用来做计数和暂存数据的D触发器可能资源会比较紧张。
你要每一路的触发器数目减少（品均每路最好不要多于4个），就必须把分频器出来的频率做更低，这样也就是你的精度不能要求太高了。

感觉有用，谢谢。

在什么情况下需要自己做延时呢