微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问大家有没有碰到过综合后还有assign语句残留的问题

请问大家有没有碰到过综合后还有assign语句残留的问题

时间:10-02 整理:3721RD 点击:
同上问 需要解决吗 对STA及后端工作有没有影响

请问大家有没有碰到过综合后还有assign语句残留的问题
DC里面有一个命令可以去掉综合后还有assign的
我不是很清楚啦
你可以资料找找
或者明天我去办公室看看后给你说说

请问大家有没有碰到过综合后还有assign语句残留的问题
必须消除这些语句,不然后面的DFT等没法做的。
出现这种情况一般有两种可能:
1. 综合中出现错误。要仔细查看log file文件,查看error和warning信息。
2. 综合设置没有设置好关于处理asign语句的设置。

请问大家有没有碰到过综合后还有assign语句残留的问题

You have to remove all the "assign" statements. Assignments cause place * route to run into infinite loops because router cannot differentiate different names of the same physical wires.
To remove assign in Design compiler, use "set_fix_multiple_port_nets -all -buffer_constants".

请问大家有没有碰到过综合后还有assign语句残留的问题
Sometimes you can not remove by setting "set_fix_multiple_port_nets -all -buffer_constants".
Sometimes the problem can be solved by compiling with
1). Compile-ultra
2). upgroup option
3). Set tight timing to the clock cycle (i.e. slack ~ 0)
Hope that helps

请问大家有没有碰到过综合后还有assign语句残留的问题
set_fix_multiple_port_nets -all -buffer_constants
综合后可能还会有assign,我是手工修改网表解决的

请问大家有没有碰到过综合后还有assign语句残留的问题
Feedthrough can also cause same issue.
I remember you need to set one attribute in DC.

请问大家有没有碰到过综合后还有assign语句残留的问题
看不动

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top