微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 数字抢大器的设计

数字抢大器的设计

时间:10-02 整理:3721RD 点击:
设计要求:设计一个可容纳四组参赛的数字式抢答器,每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能,使第一抢答者外的按钮不起作用;设置一个主持人“复位”按钮,主持人复位后,开始抢答,第一信号鉴别锁存电路得到信号后,用指示灯显示抢答组别,扬声器发出23s的音响。帮帮小妹呀

[求助]数字抢大器的设计
书上多的是

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top