isplever4.0 verilog hdl 不支持wait语句？

module wait2(Strobe,D,Q,Qbar);
input Strobe, D;
output Q, Qbar;
reg Q, Qbar;
always
begin
wait(Strobe == 1);
Q = D;
Qbar = ~D;
end
endmodule
编译出现下面问题
@E: CG174 :"D:\cpld\verilog\exer3\wait2.v":7:1:7:4|Wait statements are not supported yet

isplever4.0 verilog hdl 不支持wait语句?
任何一个仿真工具都支持该语句，任何一个综合工具都不支持该语句！

isplever4.0 verilog hdl 不支持wait语句?
那是仿真用的！