微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何实现除法

如何实现除法

时间:10-02 整理:3721RD 点击:
各位大侠可否介绍一下利用fpga实现除法运算的原理啊

如何实现除法
建议去网上找找现成的ip

如何实现除法
多组的移位加

如何实现除法
我的一般的方法是:
多周期循环,比如start信号有效时采样被除数和除数开始计算,N个cycle后输出商、余数和done信号,N一般等于或小于被除数的位宽。
代码是我自己写的,没有参考其它样板或IP,不是没看到,是没看懂。实践中使用过,确实没有问题。
如果要单周期输出结果,那实在太困难了,我不会。

如何实现除法
单周期实际就是减除法运算阵列,关键路径时延长,频率上不去。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top