微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 除法的实现

除法的实现

时间:10-02 整理:3721RD 点击:
在电路中怎样去实现除法。我的一个很长的除法算式经过分段和简化处理后得到如下两个算式:
当X<=0.001时,Y=(B0+B1*X*X)/(A0+A1*X*X);
当X>0.001时,Y=(B1+B2*X*X)/(A1+A2*X*X);
上面两个算式没法再简化,请问怎样去做这个除法电路。直接用verilog中的“/”操作符可以吧,但这样得不到小数,而用“%”则得不到整数。如果合起来用,好象也行不通,精确不了。各位大侠,你们是怎么做的呢?

除法的实现
最好自己做,去网上找些除法的源代码来参考。应该有不少的

除法的实现
那碰到这种不能再简化的除法算式,是不是一定要用除法器来实现呢?

除法的实现
你的除法如果只是行为级的,直接写就可以了。
但如果是要硬件实现出来的,一般只能做一位除(也就是减法运算),就是说,除法必须做多个循环。

除法的实现
错,可以采用硬件上的多为除法运算方式进行除法运算

除法的实现
看看计算机组成原理,用硬件实现除法! 网上这些代码也很多的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top