微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于浮点除法器测试向量的问题

关于浮点除法器测试向量的问题

时间:10-02 整理:3721RD 点击:
各位大牛们,小弟做的毕业设计是高性能的浮点除法单元的设计,现在设计部分已经完成,开始着手测试部分,可现在不知道如何下手,不知道验证需要的测试激励如何产生覆盖率会更高,请各大牛指点迷津。

中国银杏网15953971999

对于这种数据路径,要么是真正意义上的形式化验证,我指formal check,而不是equvalence check。要么就是穷举,没有更好的了。
当然,你也可以下载一些fp spec2003或者其他的程序来运行证明正确,不过这样的说服力不是很高。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top