Design for Test

问个弱弱的问题：
在进行SOC设计时，测试电路(JTAG、BIST等)到底是由EDA工具来完成还是需要
设计者自己写测试电路的代码?我记得DC在综合时可以插入测试电路的。如果SOC中某个小小小模块都要自己写测试电路，那岂不时很烦，而且也很困难呀！
期待大家的见解，谢谢！

Design for Test
JTAG一般都有IP core.BIST 一般都有ASIC vendor提供。知道怎么接线就行了。

Design for Test
请问在FPGA的mapping report里有一个JTAG的门数的报告，是不是这个JTAP在mapping的时候就给自动的做了?

Design for Test
在FPGA设计中涉及不到DFT，但是在ASIC设计中，DFT是非常重要的一个环节，Synopsys的DFT工具包括在DC中，Mentor的DFT工具叫DFT Advisor，都很贵的。