ddr2 ram读写地址的困惑，求助。。。。。

求助：ddr2 ram，256M，64位位宽，突发长度为4时，读写地址如何提供。
1. 提供给控制器的数据是上升沿和下降沿的拼接，一个周期提供两个数据到app_wdf_data，位宽为128位。那么写的地址该如何产生给app_af_addr?
2.  ddr2的ug086文档中ddr2的突发长度为4时，时序图为什么是下面这样。
app_wdf_data 赋值从D0到 D15，app_af_wren，为1和0交替出现，地址给A0~A4。是不是D0~D3为一个突发读写?D0~D3一个cmd命令即可?D3D2时wren=0 cmd未标值，作何解。
突发长度为8时，是不是第一个周期给cmd，wren=1即可?
如果app_wdf_afull, app_af_afull 为0，下一次突发写是不是  能立即进行?比如假设D0~D3为一个突发，example design的ug086说明中说，burst为4时两个写命令。
3. 突发读写是不是给起始地址即可，地址为接下来的连续地址?能不能读写不连续的地址?
4. 读数据时序图连续给了A0~A3四个地址，rd_data_valid 后，D0~D16，是不是就对应4个突发读?
5. mask_data是数据屏蔽的吧，不用时怎么处理，看到有的代码中赋值为0，是不是这样就可以还是不用给输入。
ddr2看了半个月以上了，还是不太清楚，求助啊。

我也看了几天，还是没还明白

A0,A1,A2,A3都是整个的地址，而不是地址中的比特位。
数据也是一样的，突发=4就是FIFO中的地址0，1中的数据都是在地址A0要传输的数据，这也是为什么FIFO的单地址的字宽是DDRMEM的两倍的原因。
上面图中的是USER 与 FIFO之间的接口 的控制信号。开启DDR与FIFO之间的通信的是 另外的信号，在图中没有

之所以地址的控制信号 出现 01跳变 是为了让你看的更清楚 突发=4，