verilog求助！
时间：10-02
整理：3721RD
点击：
8位变量，6位为高时输出高，就是多数表决逻辑，在verilog里有没有简单的逻辑描述或者函数?请高手指点，谢谢！
verilog求助！
verilog里是没有函数的。
这个问题似乎没有简洁的解决方法，就直接用加法吧，好在只是8个3位加法和一个比较器，逻辑很简单。