各位高手，请教谁做过8路E1转换为1路16M数据流的fpga方案

真是迷惑中啊，本以为是很简单的并串转换，
可是发现因为8路E1的不同步，还有输入时钟和输出时钟的不同步，导致了我的迷惑
想设计一个fifo，或者双口ram
可是怎么避免读写不同时对一个地址空间操作呢?

各位高手，请教谁做过8路E1转换为1路16M数据流的fpga方案
这里是ip联盟区，要讨论问题请您到下面的fpga/asic/cpld讨论区

各位高手，请教谁做过8路E1转换为1路16M数据流的fpga方案
jackzhang,
你们这里地形还是蛮复杂啊！：）

各位高手，请教谁做过8路E1转换为1路16M数据流的fpga方案
哈哈，慢慢熟悉吧

各位高手，请教谁做过8路E1转换为1路16M数据流的fpga方案
做个地址比较器不就可以控制了?

各位高手，请教谁做过8路E1转换为1路16M数据流的fpga方案
每个2M需要做正码速调整，接收要做码速恢复，你如果自己做可以看看孙玉写的《数字复接技术》先扫扫盲！