DDR存储器几个问题

1） 为什么需要VREF，有的甚至是地址总线和数据总线是分开的，像DDR3里面就有这样的设计了，我大概能理解是为了消除掉环境类似问题啊之类对输出电流大小的影响，实际也是个自我校准提高通信可靠性的一个手段，但是具体是怎么做到的呢？
2）为什么有的参考点评是直接VDD的分压电阻来做，有的需要从DDR3控制器输出电压，这个也是为了提高可靠性么？
3）一般多少个DDR3的存储芯片需要用到单独的VTT拉灌电流芯片，大概怎么个设计原则

1.ddr工作电压电压低，信号摆幅低，需要精确的门限参考。内部刷新的时候也需要参考电压来判定存储值。ddr training的时候需要调整。
2.不严格地应用场景固定vref就行了，值为1/2 VDDQ。 严格地应用场景，因为training时和结束后需要调整vref值，所以需要从控制器引出。如果你用x86平台你会发现ddr的测试也依赖于这个电压，MRC中rmt测试的整个过程要调整这个电压（Vrefca不调整）。
3.看手册估算。

1)SSTL以VDD/2做参考，就跟CMOS以地做参考，ECL以VDD做参考一样，DDR3设计里，VREF=VDD/2，AC高低电平是VREF+-150mV,DC高低电平是VREF+-90mV。地址数据REF分开是为了抗噪声
2)参考电平一般都是用单独的电源模块做的，用电阻分压无法做到温度补偿
3）DDR3只有地址和命令总线用的到VTT和RTT，DDR2所有线都用到VTT,RTT,单线电流VTT/RTT，结合电源模块输出电流除一下

太感谢了，刚才顺着您的思路又看了些文档，明白多了，谢谢
另外最后这个问题，就是多少颗DDR颗粒需要用到VTT芯片来做，这个还不是很明白，取决于CA总线上的吸拉电流大小？比如现在四颗颗粒的话，怎么弄呢，我们原始设计上VTT是有电源岛，上面有并着大小不一的电容，也有涉及四颗就这么用。。。