利用并行EEPROM存储器实现可编程组合逻辑

      接触过数字电路设计的同学，肯定熟悉组合电路设计，可能需要多个门电路才能实现功能，但今天，我给大家带来一个新的设计方法，利用一个小小的并行EEPROM存储芯片就可以实现复杂的组合逻辑功能，这还要感谢阎石老师的数字电子技术基础。
     某一天，翻看阎石老师的《数字电子技术基础》一书时，才知道原来EEPROM也是一种可编程逻辑器件（PLD），只不过我们一般将其用作非易失存储器，我们以Atmel的AT28C16为例介绍如何具体实现组合逻辑的设计
    首先我们要设计4位的二进制转4位格雷码转换器，设一组4位二进制数值，数值按小到大依次递增，任意两个相邻的数值之间只有一位不同，就被称作4位格雷码，可以按照下面的方法生产格雷码，首先设置最初的数值，例如0000，然后改变这个数的最右边的位值，即得到0001这个数值，再改变从右边起第1个1左边的位值，依次循环所以四位格雷码依次是0000,0001,0011,0010,0110,0111, 0101,0100,1100,1101,1111,1110,1010,1011,1001,1000，对应的二进制数值为0000,0001,0010,0011,0100,0101,0110,0111,1000,1001,1010,1011,1100,1101,1110,1111，可以将AT28C16的地址引脚作为转换器的输入，IO引脚作为转换器的输出，在0000这个单元中写入0000，在0001单元中0001，在0010单元中写入0011，依次类推，有点像FPGA中的查找表。剩下不用的单元可以写0，电路板设计时最好将不使用的输入端接地或接VCC，看具体情况而定，不使用的输出端最好串联一个电阻后接地，以免类似短路，产生过电流，最后记得在紧靠IC的GND或VCC引脚旁并联一只0.1uF至0.01uF的瓷片电容，电容的一端接VCC,另一端接GND,在数字IC发生变化时，提供充足的电荷