dft的test clock为什么指明45，55这种奇怪的占空比
时间：12-12
整理：3721RD
点击：
有没有大牛知道
一般都是一个范围，在内就行，范围挺宽的
+-10%么，从外面输入clock信号，碰上pad上阈值电压变变，占空比就会有微小变化
不能严格50%
不光是占空比的问题。
一个测试的时钟周期内是要完成很多动作的，每个动作都有一个时间点，比如比如周期40ns的capture cycle，典型的动作有forcePI（0ns）, measurePo（10ns）, capture（20ns）, postMeasure（35）等。每个动作都尽量分开以保证最优的时序margin。这样做的结果就是这个capture cycle的波形比较独特，比如只有20到30间为高pulse。shifting原则上可以和capture时钟波形不一样，为省事一般就设成一样了。
同问