北大做的5纳米碳纳米管晶体管大家怎么看
--来自微水木3.2.0
学术界的东西看看就行，我读博士那会碳纳米管就很热了，要取代这取代那，这都好多年过去了
IC领域，产业界走在最前面
学校做的东西看个热闹就好
我本科的时候东芝还是谁就出了五纳米论文。。关键是量产！
要产业化太难了，主要是碳纳米管的加工太难了
能否讲讲碳管量产的致命缺陷是什么，单看它报道的尺寸，直流ss,交流delay等指标都比si fin好。 但肯定有其他问题在背后。 我看到一点是工作电压不能加高 否则btbt没法解决
致命缺陷就是不能量产
原因是什么呢 哪个关键工艺不行 或器件指标不够呢？
需要每一根都整齐排列，间距相等，且很密集。更关键的是每一根的直径、手性要一样
（一般生长出来是随机分布的，但这个问题三年前被解决了 “Controlled synthesis
of single-chirality carbon nanotubes”，Nature 512, 2014）。不过这个生长是
在金属铂表面，还需要解决怎么把这么些细小的东东整齐地排列在光滑平整的绝缘体表
面。大家发明了很多办法，但是很多办法用到的化学试剂都会吸附在碳管表面去除不干
净。一旦有这些不干净的东西，碳管的电子迁移率就会大大受损。而且到现在也没有找到
可以把碳管高密度、整齐排列的方法。总之，工艺还在进步，但是还有很多问题要解决，
才能工业生产。。。
学习了 谢谢！
潜水十年发了第一帖。。。
虽然看不懂，但是很赞
制备出来的碳纳米管就是这样子的，基本都是一坨毛线球。要把数亿的管子规则排列，目前基本没有好的办法
嗯，所以可控的生长是很关键的。
这玩意儿，离产业化应用差太远了
很多年前看到材料的文章感觉好高大上，现在就觉得吹了半天还离实践远着呢。
记得好多年前还有人作报告讲分子筛的，不仅强度大，抗撕裂，可以做成飞机保护涂层，还有望做成cpu，当时觉得太牛逼啦，现在么
碳纳米管cmos怎么做出n型p型的对管？请教了。
可以利用不同功函数的金属做接触电极来实现
碳管是可以被doping的，不过跟硅不一样，硅doping是通过杂质原子取代硅原子，但是
碳管是把杂质原子放在碳管上面。因为碳管很薄（仅有一层碳原子），所以杂事原子贡
献/吸收的电子可以有效地改变碳管的费米能级。比如如果要n dope 可以在碳管上面蒸镀
一层钾原子。当然很大的问题是钾会被氧化，所以如果这么做的话器件必须被很好的封
装。不过doping的原子会给电子提供新的scattering center，最后还是会导致电子迁
移率下降，器件性能降低（当然还是比硅好很多）。
用不同金属work function来做基本不行，主要是会发生Fermi level pinning，然后
就是一个很严重的Schottky contact,接触电阻巨大，器件工作性能大大受损。目前公认
能够得到很好contact的金属是Pd(钯).
感谢指教！
顺便问一下，在器件开关频率基本停留在4GHz附近的情况下，你觉得改善电子迁移率
主要可以提高器件的那种性能呢？
另外，德国今年2月搞出了一种多栅无掺杂、管型可由栅电压控制的新器型，可以扩
展应用于环栅纳米线晶体管，这样做工艺就简单多了。不知道你看到没有？如看到，
不知你对这件事如何看。
加大伯克利搞出来那个1纳米栅长晶体管，用的是二硫化钼，电子迁移率仅是硅的三
分之一，你看这个管子功耗下降两个数量级、但电迁率却反而下降了，怎么理解呢？
不明觉厉！
这个很直接啊 材料带隙更大 所以漏电功耗比较好 但是迁移率差
个人浅见：目标是降低器件总功耗；迁移率决定器件工作功耗，亚阈值斜率决定动态功
耗，漏电流决定静态功耗；5纳米以后静态功耗是主要矛盾，牺牲点工作功耗，大幅降低
静态功耗还是合算的。