微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > conformal问题请教

conformal问题请教

时间:12-12 整理:3721RD 点击:
用conformal2015版做RTL vs. Netlist的形式比对,遇到两个问题:
1. 一个是map的时候有not-mapped的key points,查了一下rtl跟网表,发现因为有寄存器在网表中被综合掉了。这种综合掉不是constant register,也不是register merge,应该怎么解决呢?当然,我觉得这个问题不一定会导致最后的non-eq。
2. RTL里面用到了很多乘法器加法器,analyze datapath的时候有的质量很不高,比如:
   mult_xxx:             failed to find boundary;
   add_xxx(clustered):   quality evaluated 10% success (analysis unsatisfied, ignored)
   .....
最后开始compare之后,比到86%就死活进行不下去了。已经用了compare -effort complete选项了。
请问应该怎么对付这个问题。

设置bb?  
  

应该有中间版本吧,逐个比。或者sub 模块和top模块分开比。
  
  

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top