dft中用tetramax生成的constraints有看不懂

dft中用tetramax生成的让PT调用的timing constraints
生成的shift.sdc和capture.sdc有个区别有有看不懂
楼主设计有三个test时钟，问题shift.sdc是针对异步域timing也统一检查，而capture.sdc中异步域的hold不检查，setup用双周期检查。不懂啊
capture.sdc大致写法
set_false_path -hold  -from[get_clocks test_clk1] -to [get_clocks test_clk2]
set_multicycle   -setup  2 -rise_from[get_clocks test_clk1] -fall_to [get_clocks test_clk2]
类似三个异步时钟都这么写法

shift有mix clock，所以需要检查。
capture时，工具为了推跨时钟域path上的fault，同时避免timing问题，一次pulse一个test clk，所以setup可以放宽为multicycle。

不明白，这个时候capture为啥不检查跨时钟域的hold？
应该会timing violation啊，难道没影响么

capture应该也mix clock
capture即使放宽multicycle能避免setup violation，但实际电路中跨时钟的数据好像不能保证啊，那样fault pattern中数据就不确定了