北京数字职位来了

数字集成电路设计工程师
职位介绍：
? 设计验证数字接口模块
? 设计验证DSP模块
? IP集成，SOC设计
? 设计验证时钟系统和控制系统
任职要求：
? 熟练使用Verilog/VHDL做逻辑设计，有模块级原生设计能力
? 熟悉DSP或者高速数字接口
? 熟悉多时钟域和多电源域设计
? 能描述模块SDC约束，熟悉数字前端流程，清晰理解概念
? 有学习能力，能自我驱动，能良好沟通合作
加分项：
? 懂通信原理和信号处理，能做Matlab/C 仿真
? 懂CPU和总线系统
? 熟练使用SystemVerilog和UVM
北京上海都有office，是国内的一家新兴公司。有兴趣的可以发简历到hamy_wang@126.com，或者加QQ:1349541957详细咨询

继续招聘中

又是招全才啊

继续招聘中！