微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 版图中的label都是不会做出来的吧,即使画到dg层上?

版图中的label都是不会做出来的吧,即使画到dg层上?

时间:12-12 整理:3721RD 点击:
版图中label画的太多(本来是ll层),怕检查漏了,错画到dg层上。
请问这种LVS的label都是不会做出来的吧,即使画到dg层上?
label属性中也有一个面积(bBOX),画错的话foundry不会给我合并成金属吧。
谢谢!

都是不会做出来的?

我就是在问呀。我不想他给我做出来

不会做的 , 最后作JDV的时候,那些label都没有了.

谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top