55nm下低速电路要做at-speed scan测试吗？
时间：12-12
整理：3721RD
点击：
请教dft/ate同行一个问题：假设采用55nm，但目标工作频率不高，50MHZ左右，需要进行at-speed scan测试吗？主要的考虑是什么？谢谢。
约束设置高点，如55Mhz，就不用跑那个了吧，太费劲
感觉约束高一点和减少at-speed故障也许有一点关系，但相关性不是太大。
不太了解55nm等工艺下at-speed类型故障的几率是否比130/90nm是否会增大。
SSA跑50不就结了
那也要能跑啊，50m没那么容易的