检查floating node有没有什么好的方法？

这问题问的，如果是floating导致的bug，你的任何simulation总归会trace到根源的，如果是无关紧要的floating，又何必关心。

有floating点的话关断的时候有漏电，仿真仿不出来，测试芯片有些比例的会测到漏电了。除了设计时候避免，不知道有没有什么仿真方法check

静态检查工具比如nlint, spyglass。
曾经碰到一个例子，module声明的时候把一个端口的input写成了output，VCS仿真正确，DC综合直接去掉了这个端口，到了formal才发现。

漏电问题，还是很重要的

谢谢，回头试试