有熟悉MIPI DPHY的吗？

技术贴，向各位牛请教一个问题。
LPCLK由DP，DN得到，但不是一直有，可以采用LPCLK的上下沿，去判断EScape MOde
Entry（LP11-->LP10-->LP00-->LP01--LP00-->....）吗？
还是外部送入一个高速时钟对DpDn进行采样，边沿检测处理，这样会有至少2个cycle的
delay，可能会超过timing限制。
非常感谢。

去学javascript，转互联网

LPCLK有100ns的周期，不用多高速的时钟，100MHz的2个cycle才20ns, 绰绰有余

用高速时钟采样确实是最安全做法。
如果将LPCLK 进行相对DpDn延迟，再双沿采样的方式，是否可靠？

LP CLK速率很低的，才10MHz。

最后采取lpclk对dpdn采样的方式，减少高速时钟的需求，保证了规范时序要求，已流片成功，供后人参考。

大赞