Re: Mipi RFFE 中 slave端 SSC的检测

不知道这样可不可以：用data做clock,用sclk做reset,分别产生一个上升沿和一个下降沿触发的寄存器，根据这两个寄存器的值来产生SSC信号

我最后就是这么弄得

ASIC实现了，这个电路很小，对这两个register单独约束一下就行了，实际情况不大可能出问题

定义一下这几个register的clock，reset可以不用管
满足协议的时候可以认为和系统clock是异步的，不会出violation
不放心再加上transaction之类的