问个小白问题：时钟上升沿是如何采样数据的？亚稳态为何采不准

一般都知道，上升沿的单调性很重要。但是时钟信号和数据信号是如何被采样的？有没有详细的解说文章？
还有处于亚稳态就会采样不准，这是什么机理？难道像本科数字电路课本说的0.8V~2.2V间信号是模糊态，门电路无法正确传导输入信号？
谢谢！

啥意思，看看寄存器的工作原理不就知道了

是否能在MOS/三极管电路级别给出解释。谢谢！

找个Dff的门级原理图看一下就知道了。
所谓“采样”是把数据写入一对首尾相接的反相器，
“亚稳态”就是写得不痛快，反相器的Vcc和GND互相拔河中。