在cadence中跑co-sim，模拟部分用spice网表

刚开始学ADC，各种不会，只好求助版上各位大神，请问有没有人用spice网表跑过co-sim
我的做法：1。新建两个模块，一个叫ANA，一个DIG， 在ANA的schematic里只有pin,再用这个shematic生成symbol；
2。从CIW file/import导入verilog，生成了DIG模块
3。将ANA和DIG连成TOP，生成一个TOP的symbol
4。新建sim_TOP电路，给TOP加激励，形成一个test_bench
5。新建一个同名的config，根据co-sim的一般流程配置hierarchy editor，使用AMS templet，调置好ADE，比如仿真器选择AMS，irun中填写调用的verilog路径等，此时ANA 使用的是schematic的view，
6。netlist&run，成功
7。在hierarchy editor中将set cell view，把ANA 从schematic 改成source file,选择网表*.spi文件，再次netlist，跳出来warning:
the following cells will be netlisted without usin the spectre CDF simulation information, because they are bound to view symbol:
****Library-sim_TOP Cell-ANA****
。。。
8。不知道怎么处理，明明我选择的是source file,为什么还会bound to symbol
于是。。忽略它，直接close，然后点run,出来Error:
Vector net cannot be connected to a Spice/Spectre instance by port name.ANA I1 (.CH_SEL(CH_SEL[2:0]), . ANA_EN(ANA_EN))
同样的出来好多条..
请问各位大神，有没有类似用spice网表和verilog混仿的，求支招，急哭

搞这个干啥？趁还在学校，多复习复习数据结构、算法、操作系统。学好JAVA、linux、网络编程。

可以直接修金融经济类第二专业
我知道一个人  农业大学，学生物的，  眼光独到啊，本科期间修了个二学位金融。
现在跻身金融行业了

咳咳，我觉得吧，对纯技术讨论还是可以认真回复一下的。对职业咨询可以毫不犹豫地
搬出金融互联网大法。否则本版真没啥意义了
不懂模拟，帮不上忙，纯个人观点。。。

我也觉得，是不是搞技术的料，有没有学技术的环境，各自都清楚的很。
我看到很多人，浪费个几年，别说入门，连门框都摸不到。也有很多人，学的各种叼炸天，结果出来发现根本没人要搞这个的。
对于有些人来说，不如弄点实实在在的，别被高校教育耍了。

不好意思，把帖子水了。。。。

不懂模拟～
不过楼貌似歪了
等大神回答也可以学习下

要毕业要流片。。。

这个我记得一般是用spectreverilog做混仿，eetop上好像有教程

1. 查看pin是否与symbol对应，实际上这个是CDF定义的。
2. spice的netlist与spectre有啥不同？做一个简单的电路实验一下

try to add symbol into 'use spectre siminfo' field in Netlister tab of AMS Simulator Option form, sim error is because bus net is connected to spectre port.  sourcefile_opts property in HED should be set to -autobus

解决后请公布一下答案呢
我也想用spice网表仿真