模拟设计中如何防止低压MOS接到高压上啊？

这种错误全靠人眼检查很不靠谱，很容易就出现一个错误。
尤其是逻辑门等地方，导致device失效。
有没有什么工具能够检查这种错误，哪怕会有overkill再用人眼去检查一遍。

hspice有biascheck，按manual做一遍就行了

问得好,其实经常发生......

不做PERC?

PERC是啥？ERC
ERC这种错误也不能完全检查出来吧。
比如低压inv的输入是一个高压inv的输出，这个怎么检查出来？

re
这个上面犯了两次错误了，很多inv接口，人眼检查总会犯错。

ADE->Results->Circuit Conditions

可以做reliability simulation来check

inv接错不算什么，HVBCD工艺里面各种1.8V,5V,40V的mos，各种高压阱里面放低压管，各种高低压转换levelshifter，各种高压漏电流充浮栅
我去！。

run assert 检查

这个需要工艺的支持吗？
仿真了一下发现不行啊。

没做过PERC吧，这个是最基本的rule，做一遍就知道了

PERC是指我们平时跑的ERC吗？
这个跑过了，跑不出来。

Cadence公司的CPF（Common power Format），可以做高低压检测，不过麻烦之处就是每个模块需要写一个.cpf的文件。