高速SAR的reference buffer都是怎么做的？

各种论文一概回避这个问题，不提reference buffer啊！各种低功耗的功耗也都不提reference buffer的功耗。
30M采样率的，实际相当于300多兆啊！而且负载电容还变化，传统buffer很难做。

当然是片内的啊，很多paper的layout一看就是芯片一丢丢，电容一片片的啦
而且真的高速的话片外电容的作用也很有限
想省面积就烧功耗用源随呗

片内得多大面积啊！得是sar本身的上百倍了。
老板给的指标是又要省面积又要省功耗。
替换原来的1.5mw的sigma delta。信号带宽1M，为了不重做滤波器，还要把sar做到几十兆。

这相当于把reference丢给ldo了，代价差不多。

不是省，是我功耗加倍都搞不定这个reference buffer

要不做冗余，校准，抠建立误差
或者试试对电容阵列先统一充电，然后正接反接的那种结构
不过1.5mw，好凶残的spec啊

冗余是 "A 10b 100MS/s 1.13mW SAR ADC with Binary-Scaled Error Compensation"这种结构吧？
对电容阵列先统一充电，然后正接反接的那种结构   这个能给个文章吗？

换老板？
不是他随便提个技术指标就能实现的。

弱问一下，sar为啥干扰大啊？因为频率高？还是冲击电流大？

冗余的可以看看仇云他们的那一堆paper
12bit 45m 3mw redundant......with digital calibration
后面那种很古董，我看的是isscc 2009的一篇sar的tutorial

好。
10bit想省面积有必要做电容校准吗？做了个校准算法，综合了一下面积也不小。

10bit应该不需要做校准吧，不做校准的话还是按照CC Liu的这种做冗余的方法比较好。你什么工艺啊？
A 7-Bit 1.5-GS/s Time-Interleaved SAR ADC with Dynamic Track-and-Hold Amplifier里面提到了reference buffer的做法，但是感觉也就是常规技术。。。

这个倒是看过，主要看他的非二进制校准了。
这个LMS算法自己没搞收敛。
有二进制的DAC,降低setting要求的冗余做法吗？

A 10b 100MS/s 1.13mW SAR ADC with Binary-Scaled Error Compensation就是二进制DAC有冗余的。

是台湾的那批paper吗？
全是binary的电容
但是在某些bit插入一些冗余电容？

yes!