SoC验证一般都是用啥验证平台和方法了？

SOC指CPU和外设？验这个UVM也没太大优势吧

比较实际的好处：
1. UVM框架可重用性好
2. Verilog是在环境框架下开发case，UVM是在case里例化环境的类，
   于是UVM的case可根据需求随意配置环境，开发测试用例更灵活高效
3. 随机激励生成更高效
   Verilog前期开发容易，后期开发测试工作量更大
   UVM前期开发费劲，后期开发测试效率高很多
   对于复杂的芯片，把验证覆盖率做上去要更轻松

功能覆盖率跟用什么方式搭验证平台没有必然关系

不同平台，达到同样的覆盖率，有些项目还是能体会工作量的区别的

功能覆盖主要取决于对规范中的功能点总结，基本上靠经验
功能覆盖率就那么回事——如果验证计划只给出一个功能点的话，那么测到了就是100%

同样测一个功能点，不同平台上开发测试花的effort可能是不一样的

你没理解我的意思
功能覆盖率是个很tricky的概念——如果验证计划很完备（前面提到了，主要靠经验），那么你可以考虑用什么方式手段优化验证平台；但如果只提覆盖率，那就是耍流氓，因为功能点完全是人主观制定的，功能点少而覆盖率高没啥意义
换句话说，目前验证工作的主要瓶颈还是验证计划的制定，或者说功能点的总结，各种验证方法学对此是束手无策的。SV+UVM确实有意义，但也就是普通工具而已，没那么神乎