ASIC2 简历发hr@hi-talent.com
时间:12-12
整理:3721RD
点击:
Asic 2 简历发 hr@hi-talent.com
工作内容:
1. 负责手机基带芯片的体系结构设计,总线架构设计,RTL设计与验证。
2. 参与芯片前端流程并与后端设计人员合作,保证基带芯片的顺利流片与量产。
3. 参与基带芯片FPGA原型的规划,调试,验证和芯片调试,验证。
职位基本要求:
1. 微电子或相关专业硕士毕业,两年或以上工作经验或相关研究生项目经验。
2. 熟悉verilog/vhdl,并有一定的实际项目经验,具有良好代码习惯。
3. 熟悉数字集成电路设计流程,包括rtl coding, simulation, synthesis, dft
4. 能熟练使用常用EDA软件,如ncverilog/modelsim/vcs,design compiler,Teramax, Primetime等。
5. 熟悉基本linux/unix操作并有一定script阅读能力。
6. 具备良好的英语听说读写能力,CET-6及以上。
7. 具有良好的团队合作精神。
职位优先要求:
1. 具备以下任一经验者优先:
1. 熟悉ARM AMBA 总线体系结构.
2. 低功耗设计的RTL级以及门级的优化
3. 能熟练阅读和使用以下脚本优先:cshell/perl/makefile/awk
Best Regards
Jane.Jin 金娟
Principal Consultant & General Manager @ Hi-Talent Consulting Co.,Ltd.
上海芯得企业管理咨询有限公司
上海芯相会企业管理咨询有限公司
Mob: 18502155252
E-Mail: Jane-Jin@hi-talent.com
微信: xinde_jane
QQ: 1600548210
Weibo: http://weibo.com/u/1716864892
webside: www.hi-talent.cn
工作内容:
1. 负责手机基带芯片的体系结构设计,总线架构设计,RTL设计与验证。
2. 参与芯片前端流程并与后端设计人员合作,保证基带芯片的顺利流片与量产。
3. 参与基带芯片FPGA原型的规划,调试,验证和芯片调试,验证。
职位基本要求:
1. 微电子或相关专业硕士毕业,两年或以上工作经验或相关研究生项目经验。
2. 熟悉verilog/vhdl,并有一定的实际项目经验,具有良好代码习惯。
3. 熟悉数字集成电路设计流程,包括rtl coding, simulation, synthesis, dft
4. 能熟练使用常用EDA软件,如ncverilog/modelsim/vcs,design compiler,Teramax, Primetime等。
5. 熟悉基本linux/unix操作并有一定script阅读能力。
6. 具备良好的英语听说读写能力,CET-6及以上。
7. 具有良好的团队合作精神。
职位优先要求:
1. 具备以下任一经验者优先:
1. 熟悉ARM AMBA 总线体系结构.
2. 低功耗设计的RTL级以及门级的优化
3. 能熟练阅读和使用以下脚本优先:cshell/perl/makefile/awk
Best Regards
Jane.Jin 金娟
Principal Consultant & General Manager @ Hi-Talent Consulting Co.,Ltd.
上海芯得企业管理咨询有限公司
上海芯相会企业管理咨询有限公司
Mob: 18502155252
E-Mail: Jane-Jin@hi-talent.com
微信: xinde_jane
QQ: 1600548210
Weibo: http://weibo.com/u/1716864892
webside: www.hi-talent.cn
工作地点?