微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 请教RAM的CLK有必要做gating吗

请教RAM的CLK有必要做gating吗

时间:12-12 整理:3721RD 点击:
看文档上说RAM只要在CEN有效时才会有动态功耗
也就是说跟有没有CLK是没有关系的
可为什么很多IP里面对RAM的CLK也做了gating的
请教牛人
这样做意义大吗?

就算memory内部可以被完全关掉,外面clock tree也会有有很多消耗的。这就是所谓的power bug。

没一个回到点子上的
说的是ram上的clk
一个soc有多少个ram
ram的clock tree有多大功耗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top