设计sigma-delta-modulator遇到瓶颈了(续)

 fin_21k_fft_8192_matlab.bmp

 fin_21k_fft_8192_spectre.bmp
在设计一个16位的audio sigma-delta-modulator，采用4阶，OSR=128，量化级数=3级(1.5位)，第一级积分器是连续时间(RC型)，其余三级积分器是离散时间(switch capacitor型)。simulink仿真的精度是17位（见上图）。spectre仿tran后，把数据导入matlab，仿得的精度只有12.7位，并且三次谐波也比较高（见下图）。仿真采用conservative精度，step=200ps，对结果作8192点fft，时钟6.144MHz，输入6.144MHz/8192*27=20.25kHz，加的窗为hann窗。
请问各位大虾电路上可能有什么问题，或者仿真哪里设置还不对？

哦，那你第一级的摆幅是多大呢？会不会因为摆幅过大导致你的放大器增益下降？

你在simulink model里面设置的opamp gain，bw，slew rate是多大？看你得simulink fft，带内应该opamp gain很大或者你只是放了ideal 积分器？
spectre里面opamp在输出摆幅范围内，minimum gain是多少？high 3rd, limited bw or SR 都可能是原因。