各位数字前端设计都包含哪些工作
时间：12-12
整理：3721RD
点击：
接着前些天讨论前端的话题，虽说应该大同小异，不过不同的公司也有不同的风格，大家
交流下，也方便跳槽时考虑。
V司：review MRD、IO ring设计、bonding设计、代码实现、设计文档、基本case仿真、
FPGA移植实现及debug、综合、ATPG、formal、STA、各种测试模式仿真、芯片回来后的
bring up、量产支持。比较奇葩的是，曾经做过IO SSO的spice仿真。
A司：基本差不多。多了analog模块的verilog模型、timing lib建立。少了设计文档（比
较坑爹）。
名字虚构，如有雷同，纯属巧合，哈哈。
交流下，也方便跳槽时考虑。
V司：review MRD、IO ring设计、bonding设计、代码实现、设计文档、基本case仿真、
FPGA移植实现及debug、综合、ATPG、formal、STA、各种测试模式仿真、芯片回来后的
bring up、量产支持。比较奇葩的是，曾经做过IO SSO的spice仿真。
A司：基本差不多。多了analog模块的verilog模型、timing lib建立。少了设计文档（比
较坑爹）。
名字虚构，如有雷同，纯属巧合，哈哈。
每家都有自己的一套流程
不过数字前端核心竞争力在于背景知识
说白了就是对协议和算法的了解
还有对系统架构的把握
后面一切都是实现手段
analog模块的verilog model是数字做？
他看得懂模拟电路图吗？
verilog Model 应该就是个行为模型，不是AMS，比如AD就用real2bit这样的函数说不定就表示了。。。
这个都是国内公司的做事风格吧，基本前端就是跟着产品线走