有没有Matlab写的verilog parser工具箱？

最近要做一些门级verilog代码的解析，其它一些功能是用Matlab做的，所以想找一个Matlab的工具箱来解析门级的verilog，得到路径什么的。各位指点一下有没有什么现成的工具包可以复用一下。多谢啦

perl不太熟，做一些EDA算法的实验，优化部分用Matlab写的。需要分析门级的verilog网单得到关键路径，输入输出端口，wire等数据，然后接着做逻辑优化和时序分析什么的。